杭州电子科技大学图书馆书目检索系统

Online Public Access Catalogue

题名/责任者:

Verilog数字系统设计:RTL综合、测试平台与验证/(美)Zainalabedin Navabi著 李广军[等]译

出版发行项:

北京:电子工业出版社,2007

ISBN及定价:

978-7-121-04767-1/CNY29.00

载体形态项:

274页:图表;26cm+1光盘

并列正题名:

Verilog digital system design : register transfer level synthesis, testbench, and verification

其它题名:

RTL综合、测试平台与验证

个人责任者:

(美) 纳瓦毕 (Navabi, Zainalabedin) 著

个人次要责任者:

李广军 译

学科主题:

硬件描述语言-数字系统-系统设计

学科主题:

硬件描述语言

学科主题:

数字系统

学科主题:

系统设计

非控制主题词:

Verilog HDL

中图法分类号:

TP271

一般附注:

国外电子与通信教材系列

题名责任附注:

其它译者还有：陈亦欧、李林、窦恒。

题名责任附注:

责任者汉译姓取自在版编目：纳瓦毕

版本附注:

据原书第2版译出

出版发行附注:

本书中文简体字翻译版由电子工业出版社和美国麦格劳-希尔教育(亚洲)出版公司合作出版

载体形态附注:

附光盘：ISBN 978-7-89485-356-1

提要文摘附注:

本书主要讲述基于IEEE Std 1364-2001版本的Verilog硬件描述语言，着重讲述了使用Verilog进行数字系统的设计、验证及综合。根据数字集成电路设计的工程需求，本书重点关注了testbench的设计编写、验证和测试技术，深入讲述基于Verilog HDL的开关级、门级、寄存器传输级（RTL）、行为级和系统级建模技术，从而使读者能尽快掌握硬件电路和系统的高效Verilog编程技术。

豆瓣简介：