机读格式显示(MARC)
- 010 __ |a 978-7-302-36683-6 |d CNY69.00
- 100 __ |a 20140812d2014 em y0chiy50 ea
- 200 1_ |a Xilinx新一代FPGA设计套件Vivado应用指南 |A Xilinx xin yi dai FPGA she ji tao jian Vivado ying yong zhi nan |d The application guide on Xilinx Vivado design suite |f 孟宪元, 陈彰林, 陆佳华编著 |z eng
- 210 __ |a 北京 |c 清华大学出版社 |d 2014.8
- 215 __ |a xiii, 331页 |c 图 |d 26cm
- 225 2_ |a EDA工程技术丛书 |A EDA gong cheng ji shu cong shu
- 330 __ |a 本书论述了新一代FPGA设计套件Vivado的性能、使用方法以及FPGA的开发方法。全书内容包括Vivado设计套件的特性，可编程FPGA器件的架构，使用Vivado套件创建复杂数字系统设计项目，仿真系统功能，RTL分析产生网表文件，性能要求的时序约束及综合，布局布线及静态时序分析和生成位流文件等全部设计过程，基于项目和非项目批作业两种用Tcl指令的设计模式，同步设计技术、HDL编码技术、时序收敛和HLS优化DSP算法等关键技术，并以实例介绍了嵌入式系统的设计方法等。
- 410 _0 |1 2001 |a EDA工程技术丛书
- 510 1_ |a Application guide on Xilinx Vivado design suite |z eng
- 606 0_ |a 可编程序逻辑器件 |A ke bian cheng xu luo ji qi jian |x 系统设计 |j 指南
- 690 __ |a TP332.1-62 |v 5
- 701 _0 |a 孟宪元 |A meng xian yuan |4 编著
- 701 _0 |a 陈彰林 |A chen zhang lin |4 编著
- 701 _0 |a 陆佳华 |A lu jia hua |4 编著
- 801 _0 |a CN |b 浙江省新华书店集团公司 |c 20140812
- 905 __ |a HDUL |d TP332.1/131