机读格式显示(MARC)

• 000 01261nam2 2200337 4500

• 001 0000162329

• 005 20050530142417.0

• 010 __ |a 7-5053-9917-9 |d CNY65.00

• 100 __ |a 20050413d2005 em y0chiy0121 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL高级数字设计 |A Verilog HDL gao ji shu zi she ji |d = Advanced digital design with the Verilog HDL |f (美)西里提(Michael D. Ciletti)著 |g 张雅绮, 李锵等译 |z eng

• 210 __ |a 北京 |c 电子工业出版社 |d 2005.1

• 215 __ |a 710页 |c 图, 表格 |d 26cm

• 225 2_ |a 国外电子与通信教材系列 |A guo wai dian zi yu tong xin jiao cai xi lie

• 320 __ |a 本书含参考文献与附录

• 410 _0 |1 2001 |a 国外电子与通信教材系列

• 510 1_ |a Advanced digital design with the Verilog HDL |z eng

• 606 0_ |a 硬件描述语言, VHDL |A ying jian miao shu yu yan , VHD |x 程序设计 |j 教材

• 606 0_ |a 硬件描述语言, VHDL |A ying jian miao shu yu yan , VHD

• 606 0_ |a 程序设计 |A cheng xu she ji

• 690 __ |a TP312VH |v 4

• 701 _1 |a 西里提 |A xi li ti |b Michael D. |4 著

• 701 A1 |a Ciletti |A Cilett |b Michael D. |4 著

• 702 _0 |a 张雅绮 |A zhang ya qi |4 译

• 702 _0 |a 李锵 |A li qiang |4 译

• 801 _0 |a CN |b QSSKlw |c 20050413

• 905 __ |a HIEL |d TP312VH/165/2

• 999 __ |a 24 |b 5 |e 05177