机读格式显示(MARC)

• 000 01185nam 2200289 450

• 001 0000376280

• 005 20101028110000.0

• 010 __ |a 978-7-121-10741-2 |d CNY58.00

• 100 __ |a 20100603d2010 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a 基于Quartus II的数字系统Verilog HDL设计实例详解 |A Ji Yu Quartus Ii De Shu Zi Xi Tong Verilog Hdl She Ji Shi Li Xiang Jie |f 周润景, 苏良碧编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2010

• 215 __ |a 430页 |c 图 |d 26cm

• 225 2_ |a EDA应用技术 |A Eda Ying Yong Ji Shu

• 330 __ |a 本书以实例详解的方式介绍以Quartus II 9.0为设计平台的FPGA/CPLD数字系统设计。书中的实例包括简单的数字逻辑电路实例、数字系统设计实例，以及复杂数字系统设计实例，由浅入深地介绍了采用Quartus II进行数字系统开发的设计流程、设计思想和设计技巧。

• 410 _0 |1 2001 |a EDA应用技术

• 606 0_ |a 可编程逻辑器件 |A Ke Bian Cheng Luo Ji Qi Jian |x 应用软件

• 606 0_ |a 硬件描述语言 |A Ying Jian Miao Shu Yu Yan |x 程序设计

• 690 __ |a TP332.1 |v 4

• 701 _0 |a 周润景 |A Zhou Run Jing |4 编著

• 701 _0 |a 苏良碧 |A Su Liang Bi |4 编著

• 801 _0 |a CN |b HDUL |c 20101028

• 905 __ |a HDUL |d TP332.1/736.2

• 920 __ |a 233030 |z 1