机读格式显示(MARC)

• 000 01175nam0 2200289 450

• 001 0000644459

• 005 20161228155300.0

• 010 __ |a 978-7-5606-4176-8 |d CNY30.00

• 100 __ |a 20161101d2016 em y0chiy0110 ea

• 101 0_ |a chi

• 102 __ |a CN |b 610000

• 105 __ |a y z 000yy

• 106 __ |a r

• 200 1_ |a 《Verilog HDL数字集成电路设计原理与应用（第二版）》学习指导和实验例程 |A 《Verilog HDL shu zi ji cheng dian lu she ji yuan li yu ying yong（di er ban）》xue xi zhi dao he shi yan li cheng |b 专著 |f 蔡觉平，翁静纯，冯必先编著

• 210 __ |a 西安 |c 西安电子科技大学出版社 |d 2016

• 215 __ |a 262页 |d 26cm

• 300 __ |a 高等学校电子信息类专业“十三五”规划教材

• 330 __ |a 本书对采用Verilog HDL的数字集成电路和FPGA设计方法进行了介绍，同时对教材中的课后习题也一一给予了解答。

• 606 0_ |a 数字集成电路 |A Shu Zi Ji Cheng Dian Lu |x 电路设计 |x 高等学校 |j 教学参考资料

• 606 0_ |a VHDL语言 |A Vhdl Yu Yan |x 程序设计 |x 高等学校 |j 教学参考资料

• 690 __ |a TN431.2 |v 5

• 701 _0 |a 蔡觉平 |A cai jue ping |4 编著

• 701 _0 |a 翁静纯 |A weng jing chun |4 编著

• 701 _0 |a 冯必先 |A feng bi xian |4 编著

• 801 _0 |a CN |b HDUL |c 20161228

• 905 __ |a HDUL |d TN431.2/491/3

• 920 __ |a 233030 |z 1