机读格式显示(MARC)

• 000 01844nam0 2200397 450

• 001 0000268969

• 005 20071219102700.0

• 010 __ |a 978-7-121-04767-1 |d CNY29.00

• 100 __ |a 20070927d2007 em y0chiy0120 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a Verilog数字系统设计 |A Verilog shu zi xi tong she ji |e RTL综合、测试平台与验证 |d Verilog digital system design |e register transfer level synthesis, testbench, and verification |f (美)Zainalabedin Navabi著 |g 李广军[等]译 |z eng

• 210 __ |a 北京 |c 电子工业出版社 |d 2007

• 215 __ |a 274页 |c 图表 |d 26cm |e 1光盘

• 300 __ |a 国外电子与通信教材系列

• 304 __ |a 其它译者还有：陈亦欧、李林、窦恒。

• 304 __ |a 责任者汉译姓取自在版编目：纳瓦毕

• 305 __ |a 据原书第2版译出

• 306 __ |a 本书中文简体字翻译版由电子工业出版社和美国麦格劳-希尔教育(亚洲)出版公司合作出版

• 307 __ |a 附光盘：ISBN 978-7-89485-356-1

• 330 __ |a 本书主要讲述基于IEEE Std 1364-2001版本的Verilog硬件描述语言，着重讲述了使用Verilog进行数字系统的设计、验证及综合。根据数字集成电路设计的工程需求，本书重点关注了testbench的设计编写、验证和测试技术，深入讲述基于Verilog HDL的开关级、门级、寄存器传输级（RTL）、行为级和系统级建模技术，从而使读者能尽快掌握硬件电路和系统的高效Verilog编程技术。

• 510 1_ |a Verilog digital system design : register transfer level synthesis, testbench, and verification |z eng

• 517 1_ |a RTL综合、测试平台与验证 |A RTL zong he ce shi ping tai yu yan zheng

• 606 0_ |a 硬件描述语言 |x 数字系统 |x 系统设计

• 606 0_ |a 硬件描述语言

• 606 0_ |a 数字系统

• 606 0_ |a 系统设计

• 610 0_ |a Verilog HDL

• 690 __ |a TP271 |v 4

• 701 _0 |c (美) |a 纳瓦毕 |A na wa bi |c (Navabi, Zainalabedin) |4 著

• 702 _0 |a 李广军 |A li guang jun |4 译

• 801 _0 |a CN |b HDUL |c 20071219

• 905 __ |a HDUL |d TP271/212

• 920 __ |a 233030 |z 1