机读格式显示(MARC)
- 000 01145nam0 2200301 450
- 010 __ |a 978-7-5124-1366-5 |d CNY89.00
- 100 __ |a 20140306d2014 em y0chiy0110 ea
- 200 1_ |a 用于逻辑综合的VHDL |A yong yu luo ji zong he de VHDL |b 专著 |d VHDL for logic synthesis |f (美)Andrew Rushton著 |g 刘雷波,陈英杰译 |z eng
- 210 __ |a 北京 |c 北京航空航天大学出版社 |d 2014
- 330 __ |a 本书侧重于介绍面向逻辑综合的VHDL程序的编写方法,介绍了可综合的VHDL语法条款。主要内容包括:寄存器传输级设计、组合逻辑、基本类型、操作符、综合类型、时序VHDL、层次结构、子程序、测试平台等。
- 510 1_ |a VHDL for logic synthesis |z eng
- 606 0_ |a VHDL语言 |A Vhdl Yu Yan |x 程序设计 |j 教材
- 701 _0 |c (美) |a 拉什顿 |A la shi dun |c (Rushton, Andrew) |4 著
- 702 _0 |a 刘雷波 |A liu lei bo |4 译
- 702 _0 |a 陈英杰 |A chen ying jie |4 译
- 801 _0 |a CN |b HDUL |c 20140513
- 905 __ |a HDUL |d TP312VH/525