机读格式显示(MARC)

• 000 00999nam0 2200253 450

• 001 0000710727

• 005 20180703114200.0

• 010 __ |a 978-7-111-59582-3 |d CNY59.80

• 100 __ |a 20180605d2018 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL数字系统设计原理与实践 |A Verilog HDL shu zi xi tong she ji yuan li yu shi jian |b 专著 |f 王建民编著

• 210 __ |a 北京 |c 机械工业出版社 |d 2018

• 215 __ |a 10,350页 |c 图 |d 26cm

• 300 __ |a 普通高等教育电气信息类规划教材

• 330 __ |a 本书从应用角度出发，介绍了利用硬件描述语言进行数字电路设计的基本原理、基本概念和设计方法，包括Verilog HDL语法基础、组合逻辑电路、规则时序逻辑电路、有限状态机及数据通道设计，静态时序分析及跨时钟域数据传输的基本概念、设计方法及应用。

• 606 0_ |a VHDL语言 |A Vhdl Yu Yan |x 程序设计 |x 高等教育 |j 教材

• 690 __ |a TP312VH |v 5

• 701 _0 |a 王建民 |A wang jian min |4 编著

• 801 _0 |a CN |b HDUL |c 20180703

• 905 __ |a HDUL |d TP312VH/1171.2

• 920 __ |a 233030 |z 1