机读格式显示(MARC)

• 000 01259nam0 2200289 450

• 001 0000842288

• 005 20220328120200.0

• 010 __ |a 978-7-03-067147-9 |b 精装 |d CNY158.00

• 100 __ |a 20211209d2021 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 001yy

• 106 __ |a r

• 200 1_ |a 多核处理器设计优化 |A duo he chu li qi she ji you hua |e 低功耗、高可靠、易测试 |f 李晓维 ... [等] 著

• 210 __ |a 北京 |c 科学出版社 |d 2021

• 215 __ |a x, 359页 |c 图 |d 25cm

• 304 __ |a 题名页题: 李晓维, 路航, 李华伟, 王颖, 鄢贵海著

• 320 __ |a 有书目和索引

• 330 __ |a 本书主要内容涉及多核处理器设计优化的三个方面: 低功耗、高可靠以及易测试; 从处理器核、片上互连网络以及内存系统三个方面论述了多核处理器设计的低功耗和高可靠优化方法; 从逻辑电路的可测试性体系结构以及存储器电路的自测试方面论述了多核处理器的可测试性设计方法; 从新型三维堆叠架构以及异构数据中心系统层面论述了多核处理器的能效提升方法; 并以中国科学院计算技术研究所自主研发的DPU-M多核处理器为例介绍了相关成果的应用。

• 606 0_ |a 微处理器 |A wei chu li qi |x 优化设计

• 690 __ |a TP332 |v 5

• 701 _0 |a 李晓维 |A li xiao wei |4 著

• 701 _0 |a 路航 |A lu hang |4 著

• 701 _0 |a 李华伟 |A li hua wei |4 著

• 801 _0 |a CN |b HDUL |c 20220328

• 905 __ |a HDUL |d TP332/4621

• 920 __ |a 233030 |z 1