机读格式显示(MARC)

• 000 01195nam0 2200313 450

• 001 0000394233

• 005 20111114102100.0

• 010 __ |a 978-7-115-24666-0 |d CNY49.00 (含光盘)

• 100 __ |a 20110225d2011 em y0chiy0121 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a Altera FPGA/CPLD设计 |A Altera FPGA/CPLD she ji |f 吴继华, 蔡海宁, 王诚编著

• 205 __ |a 第2版

• 210 __ |a 北京 |c 人民邮电出版社 |d 2011

• 215 __ |a 330页 |c 图 |d 26cm |e 光盘1片

• 300 __ |a Altera公司推荐FPGA/CPLD培训教材

• 307 __ |a 附光盘：978-7-89443-343-5

• 330 __ |a 本书在讨论FPGA/CPLD设计指导原则的基础上，介绍了Altera器件的高级应用；引领读者学习逻辑锁定设计工具，详细讨论了时序约束与静态时序分析方法；结合实例讨论如何进行设计优化，介绍了Altera的可编程器件的高级设计工具与系统级设计技巧。

• 606 0_ |a 可编程序逻辑阵列 |A ke bian cheng xu luo ji zhen lie |x 系统设计

• 690 __ |a TP332.1 |v 4

• 701 _0 |a 吴继华 |A wu ji hua |4 编著

• 701 _0 |a 蔡海宁 |A cai hai ning |4 编著

• 701 _0 |a 王诚 |A wang cheng |4 编著

• 801 _0 |a CN |b HDUL |c 20111114

• 856 4_ |u http://www.bookuu.com/kgsm/ts/2011/02/13/1923911.shtml

• 905 __ |a HDUL |d TP332.1/622

• 920 __ |a 233030 |z 1