机读格式显示(MARC)

• 000 01308nam 2200301 450

• 001 0000376498

• 005 20101028132200.0

• 010 __ |a 978-7-121-10787-0 |d CNY42.00

• 100 __ |a 20100607d2010 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 数字系统设计与VHDL |A shu zi xi tong she ji yu VHDL |f 王金明, 周顺编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2010

• 215 __ |a 376页 |c 图 |d 26cm

• 225 2_ |a EDA工具应用丛书 |A EDA gong ju ying yong cong shu

• 320 __ |a 有书目

• 330 __ |a 本书根据EDA课程教学要求，以提高数字设计能力为目的，系统阐述了数字系统开发的相关知识，主要内容包括：EDA技术、FPGA/CPLD器件、VHDL硬件描述语言、数字系统的设计优化及应用等。全书以Quartus Ⅱ、Synplify Pro软件为平台，以VHDL 87和VHDL 93语言标准为依据，以可综合的设计为重点，基于Altera的DE2-70平台，通过大量经过验证的数字设计实例，系统阐述了数字系统设计的方法与技术，由浅入深地介绍了VHDL工程开发的知识与技能。

• 410 _0 |1 2001 |a EDA工具应用丛书

• 606 0_ |a 数字系统 |A shu zi xi tong |x 系统设计

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 计算机辅助设计 |x 数字电路

• 690 __ |a TP271 |v 4

• 701 _0 |a 王金明 |A wang jin ming |4 编著

• 701 _0 |a 周顺 |A zhou shun |4 编著

• 801 _0 |a CN |b HDUL |c 20101028

• 905 __ |a HDUL |d TP271/186.2

• 920 __ |a 233030 |z 1