机读格式显示(MARC)
- 000 01181nam2 2200325 450
- 010 __ |a 978-7-121-04091-7 |d CNY48.00
- 100 __ |a 20070930d2007 em y0chiy0110 ea
- 200 1_ |a 基于Quartus Ⅱ的FPGA/CPLD数字系统设计实例 |A ji yu Quartus de FPGA/CPLD shu zi xi tong she ji shi li |f 周润景,图雅,张丽敏编著
- 210 __ |a 北京 |c 电子工业出版社 |d 2007
- 215 __ |a 10,451页 |d 26cm
- 330 __ |a 本书介绍了使用Quartus Ⅱ7.0开发FPGA/CPLD数字系统的开发流程和设计方法,通过实例讲解,介绍了数字电路设计的原理图编辑、文本编辑和混合编辑的方法,并对大型数字系统设计实例进行了解析。本书还介绍了宏功能模块及IP核的使用方法,DSP Builder与Quartus Ⅱ结合的使用方法。
- 461 _0 |1 2001 |a EDA应用技术
- 606 0_ |a 可编程序逻辑器件 |x 系统设计
- 701 _0 |a 周润景 |A zhou run jing |4 编著
- 701 _0 |a 图雅 |A tu ya |4 编著
- 701 _0 |a 张丽敏 |A zhang li min |4 编著
- 801 _0 |a CN |b HDUL |c 20080118
- 905 __ |a HDUL |d TP332.1/736