机读格式显示(MARC)

• 000 00996nam0 2200277 450

• 001 0000953751

• 005 20241016165500.0

• 010 __ |a 978-7-302-66616-5 |d CNY79.80

• 100 __ |a 20240718d2024 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a EDA技术与Verilog HDL |A EDA ji shu yu Verilog HDL |f 黄继业[等]编著

• 205 __ |a 4版

• 210 __ |a 北京 |c 清华大学出版社 |d 2024

• 215 __ |a 12,298页 |c 图 |d 26cm

• 304 __ |a 编著还有：黄汐威、潘松、陈龙

• 330 __ |a 本书共分为6个部分：EDA技术概述、Verilog HDL语法知识及其实用技术、FPGA仿真与硬件实现(Ouartus/Vivado工具应用)及IP核的详细使用方法、有限状态机设计技术、16/32位实用CPU设计技术、Verilog仿真与Test Bench编写方法。

• 606 0_ |a 电子电路 |A Dian Zi Dian Lu |x 电路设计 |x 计算机辅助设计

• 606 0_ |a VHDL语言 |A Vhdl Yu Yan |x 程序设计

• 690 __ |a TN702 |v 5

• 701 _0 |a 黄继业 |A huang ji ye |4 编著

• 801 _0 |a CN |b HDUL |c 20241016

• 905 __ |a HDUL |d TN702/340.3/5

• 920 __ |a 233030 |z 1