机读格式显示(MARC)

• 000 01456nam 2200337 450

• 001 0000402707

• 005 20111215135200.0

• 010 __ |a 978-7-121-12456-3 |d CNY39.00

• 100 __ |a 20110329d2011 em y0chiy0121 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a System Verilog数字系统设计 |A System Verilog shu zi xi tong she ji |d = Digital system design with System Verilog |f (英) Mark Zwolinski著 |g 夏宇闻译 |z eng

• 210 __ |a 北京 |c 电子工业出版社 |d 2011

• 215 __ |a 16, 262页 |c 图 |d 26cm

• 225 2_ |a 国外电子与通信教材系列 |A guo wai dian zi yu tong xin jiao cai xi lie

• 306 __ |a 由Pearson Education (培生教育出版集团) 授权出版

• 314 __ |a 著者规范汉译姓: 茨沃林斯基

• 320 __ |a 有书目 (第261-262页)

• 330 __ |a 本书讲授用SystemVerilog语言设计/验证数字系统的基本概念和具体方法。在介绍基本语法的基础上，阐述了如何用RTL级的SystemVerilog构成可综合的数字电路/组件/系统，以及如何用行为级的SystemVerilog搭建测试平台，对设计进行验证。

• 410 _0 |1 2001 |a 国外电子与通信教材系列

• 500 10 |a Digital system design with System Verilog |m Chinese

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计

• 690 __ |a TP312VH |v 4

• 701 _1 |a 茨沃林斯基 |A ci wo lin si ji |g (Zwolinski, Mark) |4 著

• 702 _0 |a 夏宇闻 |A xia yu wen |4 译

• 801 _0 |a CN |b HDUL |c 20111215

• 856 4_ |u http://www.bookuu.com/kgsm/ts/2011/03/17/1946637.shtml

• 905 __ |a HDUL |d TP312VH/434

• 920 __ |a 233030 |z 1