机读格式显示(MARC)

• 000 01332nam 2200349 450

• 001 0000734708

• 005 20190428151000.0

• 010 __ |a 978-7-121-35829-6 |d CNY55.00

• 100 __ |a 20190220d2019 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a a 000yy

• 106 __ |a r

• 200 1_ |a EDA技术与Verilog设计 |A EDA ji shu yu Verilog she ji |f 王金明, 周顺编著

• 205 __ |a 第2版

• 210 __ |a 北京 |c 电子工业出版社 |d 2019

• 215 __ |a 339页 |c 图 |d 26cm

• 225 2_ |a 电子设计系列规划教材 |A dian zi she ji xi lie gui hua jiao cai

• 300 __ |a 普通高等教育“十三五”规划教材

• 311 __ |a 本书是《EDA技术与VHDL设计(第2版)》的姊妹篇

• 320 __ |a 有书目

• 330 __ |a 本书共10章，主要内容包括EDA技术概述，FPGA/CPLD器件概述，Quartus Prime集成开发工具，Verilog语法与要素，Verilog语句语法，Verilog设计进阶，Verilog常用外设驱动，有限状态机设计，Verilog Test Bench仿真，Verilog设计与应用等。

• 410 _0 |1 2001 |a 电子设计系列规划教材

• 488 _0 |1 2001 |a EDA技术与VHDL设计 |1 205 |a 第2版

• 606 0_ |a 电子电路 |A dian zi dian lu |x 计算机辅助设计 |x 高等教育 |j 教材

• 606 0_ |a VHDL语言 |A VHDL yu yan |x 程序设计 |x 高等教育 |j 教材

• 690 __ |a TN702 |v 5

• 701 _0 |a 王金明 |A wang jin ming |4 编著

• 701 _0 |a 周顺 |A zhou shun |4 编著

• 801 _0 |a CN |b HDUL |c 20190428

• 905 __ |a HDUL |d TN702/186/2

• 920 __ |a 233030 |z 1