机读格式显示(MARC)
- 000 00851nam0 2200277 450
- 010 __ |a 978-7-121-18690-5 |d CNY59.00
- 099 __ |a CAL 012013007744
- 100 __ |a 20130110d2013 em y0chiy50 ea
- 200 1_ |a 基于Quartus Ⅱ的FPGA/CPLD数字系统设计实例 |A ji yu quartus Ⅱde fpgA/cpld shu zi xi tong she ji shi li |f 周润景, 苏良碧编著
- 210 __ |a 北京 |c 电子工业出版社 |d 2013.1
- 215 __ |a 386页 |c 图 |d 26cm
- 606 0_ |a 可编程序逻辑器件 |A ke bian cheng xu luo ji qi jian |x 系统设计
- 701 _0 |a 周润景 |A zhou run jing |4 编著
- 701 _0 |a 苏良碧 |A su liang bi |4 编著
- 801 _0 |a CN |b HDUL |c 20140527
- 905 __ |a HDUL |d TP332.1/736/2