机读格式显示(MARC)

• 000 01300nam 2200289 450

• 001 0000694716

• 005 20220524144200.0

• 010 __ |a 978-7-121-33010-0 |d CNY69.00

• 100 __ |a 20180118d2018 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL数字系统设计及仿真 |A Verilog HDLshu zi xi tong she ji ji fang zhen |f 于斌, 黄海编著

• 205 __ |a 第2版

• 210 __ |a 北京 |c 电子工业出版社 |d 2018

• 215 __ |a 452页 |c 图 |d 26cm

• 225 2_ |a 工程设计与分析系列 |A gong cheng she ji yu fen xi xi lie

• 330 __ |a 本书着重从设计角度入手, 每章都力求让读者掌握一种设计方法, 能够利用本章知识进行完整的设计, 从模块的角度逐步完成对Verilog HDL语法的学习, 从而在整体上掌握Verilog HDL语法。为了达到这个目的, 每章中都会给出使用本章知识完成的实例, 按照门级、数据流级、行为级、任务和函数、测试模块、可综合设计和完整实例的顺序向读者介绍Verilog HDL的语法和使用方式。书中出现的所有代码均经过仿真, 力求准确, 另外配套有书中所有实例源文件和实例操作的视频讲解。

• 410 _0 |1 2001 |a 工程设计与分析系列

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计

• 690 __ |a TP312VH |v 5

• 701 _0 |a 于斌 |A yu bin |4 编著

• 701 _0 |a 黄海 |A huang hai |4 编著

• 801 _0 |a CN |b HDUL |c 20180314

• 905 __ |a HDUL |d TP312VH/100.2/2

• 920 __ |a 233030 |z 1