机读格式显示(MARC)

• 000 01312oam2 2200277 450

• 001 0000565387

• 005 20151022084400.0

• 010 __ |a 978-7-121-25400-0 |d CNY79.00

• 100 __ |a 20150203d2015 em y0chiy0110 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a y z 000yy

• 106 __ |a r

• 200 1_ |a Xilinx FPGA权威设计指南 |A Xilinx FPGA quan wei she ji zhi nan |b 专著 |e Vivado 2014集成开发环境 |f 何宾编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2015

• 215 __ |a 12,449页 |d 26cm

• 225 2_ |a 电子系统EDA新技术丛书 |A Dian Zi Xi Tong Eda Xin Ji Shu Cong Shu

• 330 __ |a 本书介绍了Xilinx新一代集成开发环境Vivado 2014.3的设计方法、设计流程和具体实现。全书共分11章，内容包括：Xilinx UltraScale结构、Vivado集成设计环境导论、Vivado工程模式基本设计实现、Vivado非工程模式基本设计实现、创建和封装用户IP核流程、Vivado高级约束原理及实现、Vivado调试工具原理及实现、Vivado嵌入式系统设计实现、Vivado模型设计原理及实现、Vivado HLS原理及实现、Vivado部分可重配置原理及实现。

• 461 _0 |1 2001 |a 电子系统EDA新技术丛书

• 517 1_ |a Vivado 2014集成开发环境 |A Vivado 2014 ji cheng kai fa huan jing

• 606 0_ |a 可编程序逻辑器件 |A Ke Bian Cheng Xu Luo Ji Qi Jian |x 系统设计 |j 指南

• 690 __ |a TP332.1 |v 5

• 701 _0 |a 何宾 |A he bin |4 编著

• 801 _0 |a CN |b HDUL |c 20150910

• 905 __ |a HDUL |d TP332.1/2301.7

• 920 __ |a 233030 |z 1