机读格式显示(MARC)

• 000 01381nam2 2200361 4500

• 001 0000177548

• 005 20051130131021.0

• 005 20051015164120.1

• 010 __ |a 7-03-016036-3 |d CNY25.00

• 100 __ |a 20050916d2005 em y0chiy0120 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a CPLD/FPGA与ASIC设计实践教程 |A CPLD/FPGA yu ASIC she ji shi jian jiao cheng |f 陈赜主编 |g 朱如琪等编著

• 210 __ |a 北京 |c 科学出版社 |d 2005.8

• 215 __ |a 263页 |c 图表 |d 24cm

• 300 __ |a 高等院校电子科学与技术专业系列教材

• 320 __ |a 本书第257页附有书目

• 330 __ |a 本书以大规模可编程逻辑器件为基础，详细介绍了PLD、CPLD/FPGA器件的原理、设计选型、开发流程、配置和下载电路；介绍了Verilog HDL语言和EDA设计软件；通过实例介绍了得用现代EDA技术和设计数字电路和数字系统的方法。

• 606 0_ |a 可编程逻辑器件 |A ke bian cheng luo ji qi jian |x 高等学校 |j 教材

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计 |x 高等学校 |j 教材

• 606 0_ |a 可编程逻辑器件 |A ke bian cheng luo ji qi jian

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan

• 606 0_ |a 程序设计 |A cheng xu she ji

• 610 0_ |a CPLD/FPGA |A CPLD/FPG

• 690 __ |a TP332.1 |v 4

• 701 _0 |a 陈赜 |A chen ze |4 主编

• 702 _0 |a 朱如琪 |A zhu ru qi |4 编著

• 801 _0 |a CN |b BUPT |c 20050916

• 801 _2 |a CN |b CEPC |c 20051015

• 905 __ |a HIEL |d TP332.1/770

• 999 __ |a 24 |b 8 |e 05361