机读格式显示(MARC)

• 000 01207nam 2200313 450

• 001 0000534660

• 005 20141120135200.0

• 010 __ |a 978-7-5643-3163-4 |d CNY32.00

• 100 __ |a 20140818d2014 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 510000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a EDA技术与Verilog HDL设计 |A EDA ji shu yu Verilog HDL she ji |f 主编黄勇

• 210 __ |a 成都 |c 西南交通大学出版社 |d 2014.7

• 215 __ |a 239页 |c 图 |d 26cm

• 225 2_ |a 普通高等院校电子电气类“十二五”规划系列教材 |A pu tong gao deng yuan xiao dian zi dian qi lei “ shi er wu ” gui hua xi lie jiao cai

• 320 __ |a 有书目 (第239页)

• 330 __ |a 本书主要内容包括: EDA技术概述、FPGA/CPLD器件结构及其应用、Quartus Ⅱ集成开发工具及其应用、Verilog HDL结构与要素等。

• 410 _0 |1 2001 |a 普通高等院校电子电气类“十二五”规划系列教材

• 606 0_ |a 电子电路 |A dian zi dian lu |x 计算机辅助设计 |x 应用软件 |x 高等学校 |j 教材

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计 |x 高等学校 |j 教材

• 610 0_ |a EDA |A Eda |a VHDL语言

• 690 __ |a TN702.2 |v 5

• 690 __ |a TP312VH |v 5

• 701 _0 |a 黄勇 |A huang yong |4 主编

• 801 _0 |a CN |b HDUL |c 20141120

• 905 __ |a HDUL |d TN702.2/410

• 920 __ |a 233030 |z 1