机读格式显示(MARC)
- 010 __ |a 978-7-302-46662-8 |d CNY49.00
- 100 __ |a 20170522d2017 em y0chiy50 ea
- 200 1_ |a 搭建你的数字积木 |A da jian ni de shu zi ji mu |e 数字电路与逻辑设计 |e Verilog HDL & Vivado版 |d = Build your digital blocks |e digital circuits and logic using |e Verilog HDL & Vivado |f 汤勇明, 张圣清, 陆佳华编著 |z eng
- 210 __ |a 北京 |c 清华大学出版社 |d 2017
- 215 __ |a xiv, 319页 |c 图 |d 26cm
- 225 2_ |a 高等学校电子信息类专业系列教材 |A gao deng xue xiao dian zi xin xi lei zhuan ye xi lie jiao cai |i 电子科学与技术
- 300 __ |a 教育部高等学校电子信息类专业教学指导委员会规划教材 “十三五”江苏省高等学校重点教材 教育部Xilinx公司产学合作专业综合改革重点支持项目 Xilinx公司大学计划指定教材
- 330 __ |a 本书论述了数字电路与逻辑设计的理论、方法与实践技术。内容涉及： 逻辑设计与Vivado基础、布尔代数与Verilog HDL基础、组合逻辑电路设计基础、时序逻辑电路设计基础、有限状态机设计基础、逻辑设计工程技术基础、Vivado数字积木流程、串行通信接口控制器、RAM接口控制器、字符点阵显示模块接口控制器等。
- 410 _0 |1 2001 |a 高等学校电子信息类专业系列教材 |i 电子科学与技术
- 510 1_ |a Build your digital blocks |e digital circuits and logic using |e Verilog HDL & Vivado |z eng
- 517 1_ |a 数字电路与逻辑设计 |A shu zi dian lu yu luo ji she ji
- 606 0_ |a 数字电路 |A shu zi dian lu |x 逻辑设计 |x 高等学校 |j 教材
- 701 _0 |a 汤勇明 |A tang yong ming |4 编著
- 701 _0 |a 张圣清 |A zhang sheng qing |4 编著
- 701 _0 |a 陆佳华 |A lu jia hua |4 编著
- 801 _0 |a CN |b HDUL |c 20181122
- 905 __ |a HDUL |d TN79/316