机读格式显示(MARC)
- 000 01149nam0 2200265 450
- 010 __ |a 978-7-115-46678-5 |d CNY59.00
- 100 __ |a 20170922d2017 em y0chiy50 ea
- 200 1_ |a Intel FPGA/CPLD设计 |A Intel FPGA/CPLD she ji |i 高级篇 |b 专著 |f 王江宏[等]编著
- 210 __ |a 北京 |c 人民邮电出版社 |d 2017
- 215 __ |a 318页 |c 图 |d 26cm
- 300 __ |a Intel公司推荐FPGA/CPLD培训教材
- 304 __ |a 编著者还有:蔡海宁、颜远、王诚、吴继华
- 330 __ |a 本书作者凭借多年工作经验,讨论了Intel FPGA/CPLD的设计和优化技巧。在讨论FPGA/CPLD设计指导原则的基础上,介绍了Intel FPGA器件的高级应用;引领读者学习逻辑锁定设计工具,讨论了时序约束与静态时序分析的方法;针对市场应用需求,分别介绍了SoC FPGA和OpenCL系统应用技术;结合实例讨论如何进行设计优化,介绍了Intel的可编程器件的高级设计工具与系统级设计技巧。
- 606 0_ |a 可编程序逻辑阵列 |A Ke Bian Cheng Xu Luo Ji Zhen Lie |x 系统设计 |j 教材
- 701 _0 |a 王江宏 |A wang jiang hong |4 编著
- 801 _0 |a CN |b HDUL |c 20171114
- 905 __ |a HDUL |d TP332.1/1332