机读格式显示(MARC)

• 000 01285nam 2200289 450

• 001 0000731607

• 005 20190411092200.0

• 010 __ |a 978-7-121-35614-8 |d CNY58.00

• 100 __ |a 20190109d2019 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 数字系统设计与Verilog HDL |A shu zi xi tong she ji yu Verilog HDL |f 王金明编著

• 205 __ |a 第7版

• 210 __ |a 北京 |c 电子工业出版社 |d 2019

• 215 __ |a x, 397页 |c 图 |d 26cm

• 225 2_ |a 普通高等教育EDA技术规划教材 |A pu tong gao deng jiao yu EDA ji shu gui hua jiao cai

• 320 __ |a 有书目

• 330 __ |a 本书根据EDA课程教学要求，以提高数字系统设计能力为目的，系统阐述FPGA数字系统开发的相关知识，主要内容包括EDA技术概述、FPGA/CPLD器件、Verilog硬件描述语言等。全书以Quartus Prime、ModelSim软件为平台，以Verilog‐1995和Verilog‐2001语言标准为依据，以可综合的设计为重点，通过大量经过验证的数字设计实例，阐述数字系统设计的方法与技术，由浅入深地介绍Verilog工程开发的知识与技能。

• 410 _0 |1 2001 |a 普通高等教育EDA技术规划教材

• 606 0_ |a 数字集成电路 |A shu zi ji cheng dian lu |x 计算机设计自动化 |x VHDL语言 |x 高等学校 |j 教材

• 690 __ |a TP312VH |v 5

• 701 _0 |a 王金明 |A wang jin ming |4 编著

• 801 _0 |a CN |b HDUL |c 20190411

• 905 __ |a HDUL |d TP312VH/186.2

• 920 __ |a 233030 |z 1