机读格式显示(MARC)

• 000 01217nam0 2200337 450

• 001 0000967957

• 005 20241022113849.0

• 010 __ |a 978-7-121-48908-2 |d CNY99.00

• 100 __ |a 20241022d2024 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a 基于Quartus Prime的数字系统Verilog HDL设计实例详解 |9 ji yuQuartus Primede shu zi xi tongVerilog HDLshe ji shi li xiang jie |b 专著 |f 徐宏伟，周润景，彭雪梅编著

• 205 __ |a 4版

• 210 __ |a 北京 |c 电子工业出版社 |d 2024.09

• 215 __ |a 10,464页 |c 图 |d 26cm

• 300 __ |a EDA应用技术 电子信息·Ei精品

• 330 __ |a 本书以Altera公司推出的Quartus Prime 18.1为设计平台，结合实例来介绍基于Verilog HDL的FPGA/CPLD数字系统的设计流程、设计思想和设计技巧。

• 333 __ |a 本书适用于从事数字系统设计的研发人员

• 606 0_ |a VHDL语言 |x 程序设计

• 690 __ |a TP301.2 |v 5

• 701 _0 |a 徐宏伟 |9 xu hong wei |4 编著

• 701 _0 |a 周润景 |9 zhou run jing |4 编著

• 701 _0 |a 彭雪梅 |9 peng xue mei |4 编著

• 801 _0 |a CN |b 浙江省新华书店集团公司 |c 20241022

• 902 __ |a cat22

• 908 __ |f Ei |f 華信

• 909 __ |b 基于Quartus Prime的数字系统Verilog HDL设计实例详解 |c 1

• 961 __ |a 6424053 |c 2024.10.22

• 998 __ |e 编著 |g 北京 |h 1