机读格式显示(MARC)

• 000 01667nam0 2200289 450

• 001 0000853216

• 005 20220427132000.0

• 010 __ |a 978-7-121-40774-1 |d CNY59.00

• 100 __ |a 20210412d2021 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL数字系统设计与验证 |A Verilog HDLshu zi xi tong she ji yu yan zheng |e 以太网交换机案例分析 |f 乔庐峰, 陈庆华主编

• 210 __ |a 北京 |c 电子工业出版社 |d 2021

• 215 __ |a 231页 |c 图 |d 26cm

• 300 __ |a 普通高等教育“十三五”规划教材 电子信息科学与工程类专业规划教材

• 320 __ |a 有书目

• 330 __ |a 本书将以太网交换机电路的设计与实现作为完整案例, 分别介绍了介质访问控制 (MAC) 控制器、数据帧合路电路、MAC帧处理电路、基于哈希散列的查表电路、简易队列管理器、基于链表的队列管理器、变长分组的分割与重组电路等通信和网络中常用的电路, 并以此为基础, 采用循序渐进、由简单到复杂的方式, 给出了两个版本的完整以太网交换机电路。书中所有电路都给出了必要的功能说明、算法原理和内部结构, 以及完整的Verilog硬件描述语言设计代码和仿真测试代码。根据需要, 书中穿插补充了基于现场可编程门阵列实现时需要考虑的系统时钟生成、系统设计约束、系统复位设计、环回测试、IP核生成与调用、FPGA在线调试、模块仿真与系统仿真等具体的工程技术问题。读者通过仿真分析可学习复杂数字系统的设计, 也可以结合FPGA开发板开展数字系统综合实验, 实现简易的以太网交换机。

• 606 0_ |a 数字系统 |A shu zi xi tong |x 系统设计 |x 高等学校 |j 教材

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计 |x 高等学校 |j 教材

• 690 __ |a TP271 |v 5

• 701 _0 |a 乔庐峰 |A qiao lu feng |4 主编

• 701 _0 |a 陈庆华 |A chen qing hua |4 主编

• 801 _0 |a CN |b HDUL |c 20220427

• 905 __ |a HDUL |d TP271/202

• 920 __ |a 233030 |z 1