机读格式显示(MARC)

• 000 01295nam0 2200313 450

• 001 0000587357

• 005 20160428154400.0

• 010 __ |a 978-7-121-26124-4 |d CNY49.00

• 100 __ |a 20150825d2015 em y0chiy0110 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a y z 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL数字设计与综合 |A Verilog HDL shu zi she ji yu zong he |b 专著 |d Verilog HDL: a guide to digital design and synthesis |e 本科教学版 |f (美)Samir Palnitkar著 |g 夏宇闻，胡燕祥，刁岚松等译 |z eng

• 210 __ |a 北京 |c 电子工业出版社 |d 2015

• 215 __ |a 12,302页 |d 26cm

• 300 __ |a 国外电子与通信教材系列

• 305 __ |a 由Pearson Education (培生教育出版集团)授权出版 据原书第2版译出

• 330 __ |a 本书阐述了Verilog HDL语言的重要细节和基本设计方法，并详细介绍了Verilog 2001版的主要改进部分。书中重点关注如何应用Verilog语言进行数字电路和系统的设计和验证，而不仅仅讲解语法。

• 510 1_ |a Verilog HDL: a guide to digital design and synthesis |z eng

• 606 0_ |a VHDL语言 |x 程序设计 |j 教材

• 690 __ |a TP312VH |v 5

• 701 _0 |c (美) |a 帕尔尼卡 |A pa er ni ka |c (Palnitkar, Samir) |4 著

• 702 _0 |a 夏宇闻 |A xia yu wen |4 译

• 702 _0 |a 胡燕祥 |A hu yan xiang |4 译

• 702 _0 |a 刁岚松 |A diao lan song |4 译

• 801 _0 |a CN |b HDUL |c 20160428

• 905 __ |a HDUL |d TP312VH/427/3

• 920 __ |a 233030 |z 1