机读格式显示(MARC)

• 000 01190nam0 2200313 450

• 001 0000439040

• 005 20130326105300.0

• 010 __ |a 978-7-302-29097-1 |d CNY31.00

• 100 __ |a 20121108d2012 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 数字逻辑基础与Verilog硬件描述语言 |A shu zi luo ji ji chu yu Verilog ying jian miao shu yu yan |f 贾熹滨, 王秀娟, 魏坚华编著

• 210 __ |a 北京 |c 清华大学出版社 |d 2012.8

• 215 __ |a 289页 |c 图 |d 26cm

• 320 __ |a 有书目

• 330 __ |a 本书在介绍数字逻辑基本概念和知识基础上, 系统介绍逻辑电路的分析和设计方法, 特别结合现代数字系统设计技术的发展, 介绍基于硬件描述语言Verilog HDL的逻辑电路建模方法, 并给出了所举实例代码及仿真结果。

• 333 __ |a 高等院校信息技术规划教材

• 606 0_ |a 数字逻辑 |A shu zi luo ji |x 高等学校 |j 教材

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计 |x 高等学校 |j 教材

• 610 0_ |a Verilog HDL |A Verilog Hdl

• 690 __ |a TP331.2 |v 5

• 701 _0 |a 贾熹滨 |A jia xi bin |4 编著

• 701 _0 |a 王秀娟 |A wang xiu juan |4 编著

• 701 _0 |a 魏坚华 |A wei jian hua |4 编著

• 801 _0 |a CN |b RENTIAN |c 20121108

• 905 __ |a HDUL |d TP331.2/143

• 920 __ |a 233030 |z 1