机读格式显示(MARC)

• 000 01170nam 2200277 450

• 001 0000896507

• 005 20230524102700.0

• 010 __ |a 978-7-121-45098-3 |d CNY125.00

• 100 __ |a 20230419d2023 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a AMD FPGA设计优化宝典 |A AMD FPGA she ji you hua bao dian |e 面向Vivado/VHDL |f 高亚军编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2023

• 215 __ |a X, 432页 |c 图 |d 26cm

• 225 2_ |a EDA精品智汇馆 |A EDA jing pin zhi hui guan

• 330 __ |a 本书以Xilinx公司 (目前已被AMD公司收购) 7系列FPGA、UltraScale/UltraScale+和VersalACAP内部架构为基础, 介绍了与之匹配的RTL代码风格 (采用VHDL语言) 和基于Vivado的设计分析方法。全书共十章内容, 包括了时钟网络、组合逻辑、触发器、移位寄存器、存储器、乘加运算单元和状态机的代码风格和优化方法, 也包含扇出和布线拥塞的优化方法。

• 410 _0 |1 2001 |a EDA精品智汇馆

• 517 1_ |a 面向Vivado/VHDL |A mian xiang Vivado/VHDL

• 606 0_ |a 可编程序逻辑器件 |A ke bian cheng xu luo ji qi jian |x 系统设计

• 690 __ |a TP332.1 |v 5

• 701 _0 |a 高亚军 |A gao ya jun |4 编著

• 801 _0 |a CN |b HDUL |c 20230524

• 905 __ |a HDUL |d TP332.1/013

• 920 __ |a 233030 |z 1