机读格式显示(MARC)

• 000 01049nam0 2200265 450

• 001 0000266184

• 005 20071024142300.0

• 010 __ |a 978-7-111-21622-3 |d CNY26.80

• 100 __ |a 20070820d2007 em y0chiy0121 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 数字系统的Verilog HDL设计 |A Shu Zi Xi Tong De Verilog HDL She Ji |f 江国强编著 |F Jiang Guo Qiang Bian Zhu

• 210 __ |a 北京 |c 机械工业出版社 |d 2007

• 215 __ |a 276页 |c 图 |d 26cm

• 300 __ |a 21世纪高等院校电子信息类本科规划教材

• 320 __ |a 有书目(第276页)

• 330 __ |a 本书以硬件描述语言为工具，介绍了数字电路及系统的设计方法。本书内容包括数制与编码、逻辑代数与Verilog HDL基础、门电路、组合逻辑电路、触发器、时序逻辑电路、半导体存储器、数模与模数转换、数字系统设计、可编程逻辑器件、Verilog HDL仿真和Verilog HDL综合与优化。

• 606 0_ |a 数字系统 |A Shu Zi Xi Tong |x 系统设计 |x 高等学校 |j 教材

• 690 __ |a TP271 |v 4

• 701 _0 |a 江国强 |A Jiang Guo Qiang |4 编著

• 801 _0 |a CN |b HDUL |c 20071024

• 905 __ |a HDUL |d TP271/361

• 920 __ |a 233030 |z 1