机读格式显示(MARC)
- 000 01287nam0 2200301 450
- 010 __ |a 978-7-5606-4110-2 |d CNY35.00
- 100 __ |a 20160928d2016 em y0chiy50 ea
- 200 1_ |a Verilog HDL数字集成电路设计原理与应用 |A Verilog HDLshu zi ji cheng dian lu she ji yuan li yu ying yong |f 蔡觉平[等]编著
- 210 __ |a 西安 |c 西安电子科技大学出版社 |d 2016
- 215 __ |a 288页 |c 图 |d 26cm
- 300 __ |a “十二五”普通高等教育本科国家级规划教材
- 304 __ |a 编著还有：李振荣，何小川，李逍楠，翁静纯
- 330 __ |a 本书主要介绍了Verilog HDL在数字集成电路设计中的作用、发展演变的过程和相关国际标准；Verilog HDL基本语言结构和语法规则；Verilog HDL设计描述方式和高级程序语句；组合电路和时序电路的Verilog HDL程序设计；Verilog HDL仿真测试程序和相关系统任务；复杂的数字电路、系统和总线设计；Verilog HDL集成电路设计的EDA工具。
- 606 0_ |a 数字集成电路 |A Shu Zi Ji Cheng Dian Lu |x 电路设计 |x 高等教育 |j 教材
- 606 0_ |a VHDL语言 |A Vhdl Yu Yan |x 程序设计 |x 高等教育 |j 教材
- 701 _0 |a 蔡觉平 |A cai jue ping |4 编著
- 801 _0 |a CN |b 浙江大涵文化 |c 20160928
- 905 __ |a HDUL |d TN431.2/491/2