机读格式显示(MARC)

• 000 01274nam0 2200301 450

• 001 0000821799

• 005 20210421112800.0

• 010 __ |a 978-7-312-05050-3 |d CNY50.00

• 100 __ |a 20210401d2021 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 340000

• 105 __ |a a a 000yy

• 106 __ |a r

• 200 1_ |a 集成电路版图设计技术探究 |A ji cheng dian lu ban tu she ji ji shu tan jiu |f 杜成涛, 方杰, 张德平著

• 210 __ |a 合肥 |c 中国科学技术大学出版社 |d 2021

• 215 __ |a 219页 |c 图 |d 25cm

• 312 __ |a 英文并列题名取自封底

• 320 __ |a 有书目 (第216-219页)

• 330 __ |a 本书以集成电路版图设计为研究对象，研究了基于Cadence软件的集成电路版图设计技术、编辑和验证的方法。探讨了集成电路版图在新技术下的新变化；探究了静电放电和闩锁效应的微观原理，以及如何放置保护环来正确防护闩锁效应；研究了信号完整性、低功耗设计、集成电路噪声设计技术及技巧、集成电路的寄生参数等问题，并为从事集成电路设计和制造的专业人员提供了一些建议和指导。

• 510 1_ |a Research on integrated circuit layout design technology |z eng

• 606 0_ |a 集成电路 |A ji cheng dian lu |x 电路设计

• 690 __ |a TN402 |v 5

• 701 _0 |a 杜成涛 |A du cheng tao |4 著

• 701 _0 |a 方杰 |A fang jie |4 著

• 701 _0 |a 张德平 |A zhang de ping |4 著

• 801 _0 |a CN |b HDUL |c 20210421

• 905 __ |a HDUL |d TN402/4531

• 920 __ |a 233030 |z 1