机读格式显示(MARC)

• 000 01163nam0 2200301 450

• 001 0000811027

• 005 20210112091800.0

• 010 __ |a 978-7-302-48665-7 |d CNY59.80

• 100 __ |a 20200415e20202017em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a EDA技术与Verilog HDL |A EDA ji shu yuVerilog HDL |f 黄继业，陈龙，潘松编著

• 205 __ |a 3版

• 210 __ |a 北京 |c 清华大学出版社 |d 2017 |h 2020重印

• 215 __ |a 13,349页 |c 图 |d 26cm

• 300 __ |a 高等院校电子信息科学与工程规划教材

• 330 __ |a 本书共分为7个部分：EDA技术的概述、Verilog HDL语法知识及其实用技术、Quartus Ⅱ及LPM宏模块的详细使用方法、有限状态机设计技术、16位实用CPU设计技术及创新实践项目、基于ModelSim的Test Bench仿真技术，以及基于MATLAB和DSP Builder平台的EDA设计技术及系统设计示例。

• 606 0_ |a 电子电路 |A dian zi dian lu |x 计算机辅助设计 |x 高等学校 |j 教材

• 606 0_ |a VHDL语言 |A VHDL yu yan |x 程序设计 |x 高等学校 |j 教材

• 690 __ |a TN702 |v 5

• 701 _0 |a 黄继业 |A huang ji ye |4 编著

• 701 _0 |a 陈龙 |A chen long |4 编著

• 701 _0 |a 潘松 |A pan song |4 编著

• 801 _0 |a CN |b HDUL |c 20210112

• 905 __ |a HDUL |d TN702/340.3/3

• 920 __ |a 233030 |z 1