机读格式显示(MARC)
- 010 __ |a 978-7-121-12070-1 |d CNY36.00
- 100 __ |a 20101201d2011 em y0chiy0121 ea
- 200 1_ |a FPGA / ASIC高性能数字系统设计 |A FPGA / ASIC gao xing neng shu zi xi tong she ji |f 李洪革编著
- 210 __ |a 北京 |c 电子工业出版社 |d 2011
- 215 __ |a 328页 |c 图 |d 26cm
- 225 2_ |a 电子信息与电气学科规划教材 |A dian zi xin xi yu dian qi xue ke gui hua jiao cai |i 电子信息科学与工程类专业
- 330 __ |a 本书从硬件描述语言Verilog HDL描述入手,重点阐述了高性能集成化数字电路的电路结构、面积优化、时序优化、速度优化、功耗优化和可重构设计等问题。书中还给出了复杂数字系统的两种实现方案FPGA/ASIC的具体实现方案。
- 410 _0 |1 2001 |a 电子信息与电气学科规划教材 |i 电子信息科学与工程类专业
- 606 0_ |a 可编程序逻辑器件 |A ke bian cheng xu luo ji qi jian |x 数字系统 |x 系统设计 |x 高等学校 |j 教材
- 606 0_ |a 集成电路 |A ji cheng dian lu |x 电路设计 |x 高等学校 |j 教材
- 701 _0 |a 李洪革 |A li hong ge |4 编著
- 801 _0 |a CN |b HDUL |c 20111015
- 905 __ |a HDUL |d TP332.1/4341