机读格式显示(MARC)
- 000 01489nam0 2200313 450
- 010 __ |a 978-7-121-39586-4 |d CNY139.00
- 100 __ |a 20201030e2020 em y0chiy50 ea
- 200 1_ |a 数字设计 |A shu zi she ji |d Digital design |e Verilog HDL、VHDL和SystemVerilog实现 |e With and introduction to the Verilog HDL、VHDL, and SystemVerilog |f (美)M.Morris Mano,(美)Michael D.Ciletti著 |z eng
- 210 __ |a 北京 |c 电子工业出版社 |d 2020
- 215 __ |a 698页 |c 图 |d 24cm
- 225 1_ |a 国外电子与通信教材系列 |A guo wai dian zi yu tong xin jiao cai xi lie
- 305 __ |a 据原书第5版影印 由Pearson Education(培生教育出版集团)授予出版
- 330 __ |a 全书共10章,内容涉及数字逻辑的基本理论,组合逻辑电路、时序逻辑电路、寄存器和计数器、存储器与可编程逻辑器件,寄存器传输级设计、半导体和CMOS集成电路、标准IC和FPGA实验、标准图形符号、Verilog HDL、VHDL、SystemVerilog与数字系统设计等。
- 510 1_ |a Digital design |e With and introduction to the Verilog HDL、VHDL, and SystemVerilog |z eng
- 517 1_ |a Verilog HDL、VHDL和SystemVerilog实现 |A Verilog HDL、VHDL he SystemVerilog shi xian
- 606 0_ |a 数字电路 |A shu zi dian lu |x 电路设计 |j 教材
- 701 _0 |c (美) |a 马诺 |A ma nuo |c (Mano, M.Morris) |4 著
- 701 _0 |c (美) |a 奇莱蒂 |A ji lai di |c (D.Ciletti, Michael) |4 著
- 801 _0 |a CN |b HDUL |c 20201130
- 905 __ |a HDUL |d TN79/730.2