机读格式显示(MARC)

• 000 01721nam 2200289 450

• 001 0000859674

• 005 20220615084200.0

• 010 __ |a 978-7-302-60151-7 |b 精装 |d CNY89.00

• 100 __ |a 20220418d2022 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a afk a 000yy

• 106 __ |a r

• 200 1_ |a 神经网络加速器的计算架构及存储优化技术研究 |A shen jing wang luo jia su qi de ji suan jia gou ji cun chu you hua ji shu yan jiu |d Architecture design and memory optimization for neural network accelerators |f 涂锋斌著 |z eng

• 210 __ |a 北京 |c 清华大学出版社 |d 2022

• 215 __ |a 17, 140页, [19] 页图版 |c 图 (部分彩图) |d 25cm

• 225 2_ |a 清华大学优秀博士学位论文丛书 |A qing hua da xue you xiu bo shi xue wei lun wen cong shu

• 320 __ |a 有书目 (第126-136页)

• 330 __ |a 随着通用处理器性能增长的减缓及基于神经网络的智能应用的不断涌现, 神经网络加速器正逐步成为新型计算系统中不可或缺的部分。过去几年, 学术界乃至工业界出现了大量的神经网络加速器芯片。针对过去的神经网络加速器设计在计算模式、计算架构和存储优化方面存在的不足, 本书的研究总结出两套神经网络加速器的优化设计方法: 基于“计算模式-动态重构”的计算架构设计方法和基于“器件特性-容错能力”的存储优化方法。主要介绍三项基于上述优化设计方法的研究工作, 即面向通用神经网络近似的神经网络计算架构RNA、面向专用人工智能领域的神经网络计算架构DNA和基于数据保持时间的神经网络存储优化框架RANA。

• 410 _0 |1 2001 |a 清华大学优秀博士学位论文丛书

• 510 1_ |a Architecture design and memory optimization for neural network accelerators |z eng

• 606 0_ |a 人工神经网络 |A ren gong shen jing wang luo |x 加速器 |x 最优设计 |x 研究

• 690 __ |a TP183 |v 5

• 701 _0 |a 涂锋斌 |A tu feng bin |4 著

• 801 _0 |a CN |b HDUL |c 20220615

• 905 __ |a HDUL |d TP183/3802

• 920 __ |a 233030 |z 1