机读格式显示(MARC)

• 000 01392nam 2200277 450

• 001 0000643930

• 005 20161121090700.0

• 010 __ |a 978-7-121-29488-4 |d CNY58.00

• 100 __ |a 20160901d2016 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a 基于Verilog HDL的数字系统设计快速入门 |A ji yu Verilog HDL de shu zi xi tong she ji kuai su ru men |f 高敬鹏, 武超群编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2016

• 215 __ |a 337页 |c 图 |d 26cm

• 225 2_ |a 卓越工程师培养计划 |A zhuo yue gong cheng shi pei yang ji hua

• 330 __ |a 本书以Quartus Ⅱ软件开发环境为背景，介绍CPLD/FPGA产品开发的完整解决方案。全书共11章，分别从FPGA硬件设计、Quartus Ⅱ软件设计和硬件描述语言设计等三个方面进行阐述，主要内容包括可编程逻辑器件基础、Quartus Ⅱ基本设计操作、Quartus Ⅱ软件进阶设计、Verilog HDL语言概述、面向综合的行为描述语句、Verilog HDL语言基础程序设计、基于QuartusⅡ的ModelSim仿真、面向验证与仿真的行为描述语句、系统任务、编译预处理与仿真激励、外设接口设计和综合系统设计等，最后通过丰富的工程实例，将CPLD/FPGA开发语言、开发思想与工程实现完美结合。

• 410 _0 |1 2001 |a 卓越工程师培养计划

• 606 0_ |a VHDL语言 |A Vhdl yu yan |x 程序设计

• 690 __ |a TP312 |v 5

• 701 _0 |a 高敬鹏 |A gao jing peng |4 编著

• 701 _0 |a 武超群 |A wu chao qun |4 编著

• 801 _0 |a CN |b 浙江省新华书店集团公司 |c 20160901

• 905 __ |a HDUL |d TP312/047

• 920 __ |a 233030 |z 1