机读格式显示(MARC)

• 000 01614nam0 2200337 450

• 001 0000902232

• 005 20230619185000.0

• 010 __ |a 978-7-03-072746-6 |d CNY98.00

• 100 __ |a 20230504d2023 em y0chiy50 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a a a 000yy

• 106 __ |a r

• 200 1_ |a SystemVerilog验证 |A SystemVerilog yan zheng |e 测试平台编写指南 |f (美) 克里斯·斯皮尔, 格雷格·图姆布斯著 |g 张春译

• 210 __ |a 北京 |c 科学出版社 |d 2023

• 215 __ |a xiv, 410页 |c 图 |d 26cm

• 305 __ |a 据原书第3版译出

• 312 __ |a 原文题名取自书内

• 320 __ |a 有书目

• 330 __ |a 本书讲解了SystemVerilog语言的工作原理, 介绍了类、随机化和功能覆盖率等测试手段和概念, 并且在创建测试平台方面提供了很多引导性的建议。本书借助大量的实例说明SystemVerilog的各种验证方法, 以及如何根据实际的应用情况选择最优的方法达到尽可能高的覆盖率。而且, 重点演示了如.何使用面向对象编程 (00P) 的方法建立由覆盖率驱动并且受约束的基本的随机分层测试平台, 此外, 还论述了SystemVerilog与c语言的接口技术。

• 500 10 |a SystemVerilog for verification : a guide to learning thetestbench language features |A Systemverilog For Verification : A Guide To Learning Thetestbench Language Features |m Chinese

• 517 1_ |a 测试平台编写指南 |A ce shi ping tai bian xie zhi nan

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计

• 610 0_ |a VHDL语言 |A VHDL yu yan

• 690 __ |a TP312.8VH |v 5

• 701 _1 |a 斯皮尔 |A si pi er |g (Spear, Chris) |4 著

• 701 _1 |a 图姆布斯 |A tu mu bu si |g (Tumbush, Greg) |4 著

• 702 _0 |a 张春 |A zhang chun |4 译

• 801 _0 |a CN |b HDUL |c 20230619

• 905 __ |a HDUL |d TP312.8VH/442

• 920 __ |a 233030 |z 1