机读格式显示(MARC)
- 010 __ |a 978-7-111-21057-3 |d CNY40.00
- 100 __ |a 20070609d2007 em y0chiy0121 ea
- 200 1_ |a 面向CPLD/FPGA的Verilog设计 |A Mian Xiang CPLD/FPGA De Verilog She Ji |f 王冠,俞一鸣等编著 |F Wang Guan, Yu Yi Ming Deng Bian Zhu
- 210 __ |a 北京 |c 机械工业出版社 |d 2007
- 215 __ |a 372页 |c 图 |d 26cm
- 225 2_ |a 可编程逻辑器件实用开发技术丛书 |A Ke Bian Cheng Luo Ji Qi Jian Shi Yong Kai Fa Ji Shu Cong Shu
- 330 __ |a 本书翔实地介绍了面向CPLD/FPGA的Verilog设计。全书分为器件篇、语言篇、软件篇和实战篇来介绍相应的知识体系。器件篇着重介绍了Altera公司的CYCLONE Ⅱ系列FPGA的结构,以及如何使用FPGA器件内部的各种资源;语言篇详细讲解了Verilog HDI的相关内容;软件篇介绍了一款强大的仿真工具ModelSim和Altera公司的集成开发环境Quartus Ⅱ6.0;实战篇再现了一个数字系统的设计过程。
- 410 _0 |1 2001 |a 可编程逻辑器件实用开发技术丛书
- 606 0_ |a 可编程序逻辑器件 |A Ke Bian Cheng Xu Luo Ji Qi Jian |x 程序设计
- 606 0_ |a 硬件描述语言 |A Ying Jian Miao Shu Yu Yan |x 程序设计
- 610 0_ |a CPLD |a FPGA |a Verilog
- 701 _0 |a 王冠 |A Wang Guan |4 编著
- 701 _0 |a 俞一鸣 |A Yu Yi Ming |4 编著
- 801 _0 |a CN |b HDUL |c 20070920
- 905 __ |a HDUL |d TP332.1/1301