机读格式显示(MARC)

• 000 01622nam0 2200361 450

• 001 0000831181

• 005 20211028083900.0

• 010 __ |a 978-7-03-067903-1 |b 精装 |d CNY106.00

• 100 __ |a 20210817d2021 em y0chiy50 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a ak a 001yy

• 106 __ |a r

• 200 1_ |a 逻辑势 |A luo ji shi |e 高速CMOS电路设计 |f (美) Ivan Sutherland, Bob Sproull, David Harris著 |g 何安平, 高新岩译 |z eng

• 210 __ |a 北京 |c 科学出版社 |d 2021

• 215 __ |a xviii, 235页 |c 图 |d 24cm

• 306 __ |a 本书译自原版Logical Effort: Designing Fast CMOS Circuits.并由Elsevier授权出版

• 312 __ |a 原文题名取自封面

• 314 __ |a Sutherland规范汉译姓: 萨瑟兰 Sproull规范汉译姓: 斯普劳尔 Harris规范汉译姓: 阿里斯

• 320 __ |a 有书目 (第225页) 和索引

• 330 __ |a 本书是一本帮助读者设计高速电路的专业著作, 书中对于我们快速分析和优化大规模电路提供了一种有效的设计思路。通过逻辑势技术的引入, 无论是新手设计师还是有经验的设计师, 都能获得设计高速电路的一般规律。该书内容包括: 逻辑势方法 ; 设计实例 ; 基于逻辑势的推导方法等。

• 500 10 |a Logical effort designing fast CMOS circuits |A Logical effort designing fast CMOS circuits |m Chinese

• 517 1_ |a 高速CMOS电路设计 |A gao su CMOS dian lu she ji

• 606 0_ |a CMOS电路 |A CMOS dian lu |x 电路设计

• 690 __ |a TN432.02 |v 5

• 701 _1 |a 萨瑟兰 |A sa se lan |g (Sutherland, Ivan) |4 著

• 701 _1 |a 斯普劳尔 |A si pu lao er |g (Sproull, Bob) |4 著

• 701 _1 |a 阿里斯 |A a li si |g (Harris, David) |4 著

• 702 _0 |a 何安平 |A he an ping |4 译

• 702 _0 |a 高新岩 |A gao xin yan |4 译

• 801 _0 |a CN |b HDUL |c 20211028

• 905 __ |a HDUL |d TN432.02/418

• 920 __ |a 233030 |z 1