机读格式显示(MARC)

• 000 01409nam 2200289 450

• 001 0000903413

• 005 20240920153200.0

• 010 __ |a 978-7-5680-8262-4 |d CNY45.00

• 100 __ |a 20220916d2022 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 420000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a FPGA/Verilog HDL技术与工程案例实践 |A FPGA/Verilog HDL ji shu yu gong cheng an li shi jian |f 周春梅编著

• 210 __ |a 武汉 |c 华中科技大学出版社 |d 2022

• 215 __ |a 234页 |c 图 |d 26cm

• 225 2_ |a 普通高等教育“十四五”系列教材 |A pu tong gao deng jiao yu“shi si wu”xi lie jiao cai

• 300 __ |a 华中出版

• 330 __ |a 本书分为三个部分，主要以Xilinx公司的FPGA和集成开发环境Vivado 2019.2为核心，从基础验证型实验开始逐步深入到逻辑设计型实验，对每个实验的思路和主要核心代码进行讲解。第1部分，不积跬步，无以至千里，主要对10个基础验证型实验进行分析，并在每个实验后安排有思考与练习，以进一步巩固所学知识。第2部分，千里之行，始于足下，设计了LED数码显示器、按键、蜂鸣器等共22个实验项目。第3部分，磨刀不误砍柴工，主要介绍了Vivado软件的安装和使用方法。

• 410 _0 |1 2001 |a 普通高等教育“十四五”系列教材

• 606 0_ |a 可编程序逻辑阵列 |A ke bian cheng xu luo ji zhen lie |x 系统设计 |x 高等教育 |j 教材

• 606 0_ |a VHDL语言 |A VHDL yu yan |x 程序设计 |x 高等教育 |j 教材

• 690 __ |a TP332.1 |v 5

• 701 _0 |a 周春梅 |A zhou chun mei |4 编著

• 801 _0 |a CN |b HDUL |c 20230910

• 905 __ |a HDUL |d TP332.1/754

• 920 __ |a 233030 |z 1