机读格式显示(MARC)

• 000 01457nam 2200289 450

• 001 0000909741

• 005 20230913110200.0

• 010 __ |a 978-7-121-44867-6 |d CNY69.00

• 100 __ |a 20230324d2023 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL实用教程 |A verilog hdl shi yong jiao cheng |f 王金明, 徐程骥编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2023

• 215 __ |a XI, 296页 |c 图 |d 26cm

• 225 2_ |a 普通高等教育EDA技术教材 |A pu tong gao deng jiao yu EDA ji shu jiao cai

• 320 __ |a 有书目

• 330 __ |a 本书系统讲解VerilogHDL语言规则、语法体系, 以Verilog-2001和Verilog-2005两种语言标准为依据, 精讲语言, 全面梳理, 知识点系统全面。本书立足语言本身, 按照语言体系编排内容, 涵盖所有常用语法规则, 补充Verilog-2005中新的语言点, 既适合作为必备语法资料查询, 也适合有一定设计基础的读者学习。主要内容包括VerilogHDL入门、数据类型、表达式、门级和开关级建模、数据流建模、行为级建模、层次结构、任务与函数、TestBench测试与时序检查、面向综合的设计、有限状态机设计、VerilogHDL设计实例等, 重点聚焦VerilogHDL综合和仿真, 对语言、语法规则用案例进行阐释, 用综合工具和仿真工具进行验证, 利于读者加深理解。

• 410 _0 |1 2001 |a 普通高等教育EDA技术教材

• 606 0_ |a VHDL语言 |A VHDL yu yan |x 程序设计 |x 高等学校 |j 教材

• 690 __ |a TP312 |v 5

• 701 _0 |a 王金明 |A wang jin ming |4 编著

• 701 _0 |a 徐程骥 |A xu cheng ji |4 编著

• 801 _0 |a CN |b HDUL |c 20230913

• 905 __ |a HDUL |d TP312/1861

• 920 __ |a 233030 |z 1