机读格式显示(MARC)

• 000 01504nam 2200325 450

• 001 0000868849

• 005 20221018093800.0

• 010 __ |a 978-7-111-70686-1 |d CNY135.00

• 100 __ |a 20220808d2022 em y0chiy50 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a IC芯片设计中的静态时序分析实践 |A IC xin pian she ji zhong de jing tai shi xu fen xi shi jian |f (美) J. 巴斯卡尔, 拉凯什·查达著 |g 刘斐然译

• 210 __ |a 北京 |c 机械工业出版社 |d 2022

• 215 __ |a xiv, 346页 |c 图 |d 24cm

• 225 2_ |a IC工程师精英课堂 |A IC gong cheng shi jing ying ke tang

• 312 __ |a 英文题名原文取自封面

• 320 __ |a 有书目 (第345-346页)

• 330 __ |a 本书深度介绍了芯片设计中用静态时序分析进行时序验证的基本知识和应用方法, 涉及包括互连线模型、时序计算和串扰等在内的影响纳米级电路设计时序的重要问题, 并详细解释了在不同工艺、环境、互连工艺角和片上变化 (OCV) 下进行时序检查的方法, 同时详细介绍了层次化块 (Block)、全芯片及特殊IO接口的时序验证, 并提供了SDC、SDF及SPEF格式的完整介绍。

• 410 _0 |1 2001 |a IC工程师精英课堂

• 500 10 |a Static timing analysis for nanometer designs : a practical approach |A Static timing analysis for nanometer designs : a practical approach |m Chinese

• 606 0_ |a IC卡 |A IC ka |x 芯片 |x 设计

• 690 __ |a TN402 |v 5

• 701 _1 |a 巴斯卡尔 |A ba si ka er |g (Bhasker, J.) |4 著

• 701 _1 |a 查达 |A cha da |g (Chadha, Rakesh) |4 著

• 702 _0 |a 刘斐然 |A liu fei ran |4 译

• 801 _0 |a CN |b HDUL |c 20221018

• 905 __ |a HDUL |d TN402/742

• 920 __ |a 233030 |z 1