机读格式显示(MARC)

• 000 01168nam0 2200277 450

• 001 0000953829

• 005 20241024140500.0

• 010 __ |a 978-7-121-48339-4 |d CNY45.00

• 100 __ |a 20240821d2024 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a 数字电路的FPGA设计与实现 |A shu zi dian lu de FPGA she ji yu shi xian |e 基于Quartus Prime和Verilog HDL |f 陈军波，何青主编

• 210 __ |a 北京 |c 电子工业出版社 |d 2024

• 215 __ |a 207页 |c 图 |d 26cm

• 225 1_ |a 卓越工程师培养系列 |A Zhuo Yue Gong Cheng Shi Pei Yang Xi Lie

• 330 __ |a 本书选用Intel公司的FPGA芯片及Quartus Prime环境，以深圳市乐育科技有限公司的LY-EP4CM型FPGA高级开发系统为硬件平台，共安排14个实验。14个实验的主要内容包括集成逻辑门电路功能测试、基于原理图的简易数字系统设计、基于HDL的简易数字系统设计、编码器设计、译码器设计、加法器设计、比较器设计、数据选择器设计、触发器设计等。

• 606 0_ |a 数字电路 |A Shu Zi Dian Lu |x 可编程序逻辑阵列

• 610 0_ |a FPGA |A Fpga

• 690 __ |a TN790.2 |v 5

• 701 _0 |a 陈军波 |A chen jun bo |4 主编

• 701 _0 |a 何青 |A he qing |4 主编

• 801 _0 |a CN |b HDUL |c 20241024

• 905 __ |a HDUL |d TN790.2/7331

• 920 __ |a 233030 |z 1