机读格式显示(MARC)

• 000 01180nam0 2200277 450

• 001 0000557147

• 005 20150410134700.0

• 010 __ |a 978-7-121-22537-6 |d CNY49.00

• 100 __ |a 20140716d2014 em y0chiy0110 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a 数字系统设计与Verilog HDL |A shu zi xi tong she ji yu Verilog HDL |b 专著 |f 王金明编著

• 205 __ |a 5版

• 210 __ |a 北京 |c 电子工业出版社 |d 2014

• 215 __ |a 11,399页 |c 图 |d 26cm

• 300 __ |a 高等学校电子信息类教材

• 330 __ |a 本书根据EDA课程教学要求，以提高数字设计能力为目的，系统阐述FPGA数字系统开发的相关知识，主要内容包括EDA技术概述、FPGA/CPLD器件、Verilog硬件描述语言等。全书以Quartus Ⅱ、Synplify Pro软件为平台，以Verilog-1995和Verilog-2001语言标准为依据，以可综合的设计为重点，通过大量经过验证的数字设计实例，阐述数字系统设计的方法与技术，由浅入深地介绍Verilog工程开发的知识与技能。

• 606 0_ |a 数字系统 |A Shu Zi Xi Tong |x 系统设计 |x 高等学校 |j 教材

• 606 0_ |a VHDL语言 |A Vhdl Yu Yan |x 程序设计 |x 高等学校 |j 教材

• 690 __ |a TP271 |v 5

• 701 _0 |a 王金明 |A wang jin ming |4 编著

• 801 _0 |a CN |b HDUL |c 20150410

• 905 __ |a HDUL |d TP271/186/4

• 920 __ |a 233030 |z 1