机读格式显示(MARC)

• 000 01500oam2 2200337 450

• 001 0000603685

• 005 20160120123700.0

• 010 __ |a 978-7-111-50316-3 |d CNY55.00

• 100 __ |a 20150710d2015 em y0chiy0110 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a y z 000yy

• 106 __ |a r

• 200 1_ |a Verilog与SystemVerilog编程陷阱 |A Verilog yu SystemVerilog bian cheng xian jing |b 专著 |e 如何避免101个常犯的编码错误 |d Verilog and SystemVerilog gotchas |f (美)斯图尔特·萨瑟兰(Stuart Sutherland)，(美)当·米尔斯(Don Mills)著 |g 戴成然，高镇译 |z eng

• 210 __ |a 北京 |c 机械工业出版社 |d 2015

• 215 __ |a 155页 |d 24cm

• 225 2_ |a 电子与嵌入式系统设计译丛 |A Dian Zi Yu Qian Ru Shi Xi Tong She Ji Yi Cong

• 305 __ |a 由Springer Science+Business Media授权出版

• 330 __ |a 本书论述了Verilog和SystemVerilog中超过100个常见的编程错误，不仅仅包含错误的细节，还包含如何避免错误的细节。

• 461 _0 |1 2001 |a 电子与嵌入式系统设计译丛

• 510 1_ |a Verilog and SystemVerilog gotchas |e 101 common codingerrors and how to avoid them |z eng

• 517 1_ |a 如何避免101个常犯的编码错误 |A ru he bi mian 101 ge chang fan de bian ma cuo wu

• 606 0_ |a 硬件描述语言 |A Ying Jian Miao Shu Yu Yan |x 程序设计

• 690 __ |a TP312 |v 5

• 701 _0 |c (美) |a 萨瑟兰 |A sa se lan |c (Sutherland, Stuart) |4 著

• 701 _0 |c (美) |a 米尔斯 |A mi er si |c (Mills, Don) |4 著

• 702 _0 |a 戴成然 |A dai cheng ran |4 译

• 702 _0 |a 高镇 |A gao zhen |4 译

• 801 _0 |a CN |b HDUL |c 20160120

• 905 __ |a HDUL |d TP312/4183

• 920 __ |a 233030 |z 1