杭州电子科技大学图书馆书目检索系统

Online Public Access Catalogue

题名/责任者:

基于Quartus Prime的数字系统Verilog HDL设计实例详解/徐宏伟，周润景，彭雪梅编著

版本说明:

4版

出版发行项:

北京:电子工业出版社,2024.09

ISBN及定价:

978-7-121-48908-2/CNY99.00

载体形态项:

10,464页:图;26cm

个人责任者:

徐宏伟 编著

个人责任者:

周润景 编著

个人责任者:

彭雪梅 编著

学科主题:

VHDL语言-程序设计

中图法分类号:

TP301.2

一般附注:

EDA应用技术 电子信息·Ei精品

提要文摘附注:

本书以Altera公司推出的Quartus Prime 18.1为设计平台，结合实例来介绍基于Verilog HDL的FPGA/CPLD数字系统的设计流程、设计思想和设计技巧。

使用对象附注:

本书适用于从事数字系统设计的研发人员

豆瓣简介：