杭州电子科技大学图书馆书目检索系统

Online Public Access Catalogue

题名/责任者:

Verilog数字系统设计:RTL综合、测试平台与验证/(美)Zainalabedin Navabi著 夏宇闻改编

版本说明:

2版

出版发行项:

北京:电子工业出版社,2007

ISBN及定价:

978-7-121-05241-5/CNY35.00

载体形态项:

316页:图;24cm+光盘1片

并列正题名:

Verilog digital system design rdgister transfer level synthesis, testbench, and verification

其它题名:

RTL综合、测试平台与验证

丛编项:

国外电子与通信教材系列

个人责任者:

(美) 纳瓦毕 N. (Navabi, Zainalabedin) 著

个人次要责任者:

夏宇闻 改编

学科主题:

硬件描述语言-程序设计-高等学校-教材

中图法分类号:

TP312VE

版本附注:

据原书第2版译出

载体形态附注:

附光盘：ISBN 978-7-89485-461-2

提要文摘附注:

本书主要讲述基于IEEE Std 1364-2001版本的Verilog硬件描述语言，着重讲述了使用Verilog进行数字系统的设计、验证及综合。

豆瓣简介：