杭州电子科技大学图书馆书目检索系统

Online Public Access Catalogue

题名/责任者:

SystemVerilog验证方法学/伯杰龙Janick Bergeron[等]著 夏宇闻[等]译

出版发行项:

北京:北京航空航天大学出版社,2007

ISBN及定价:

978-7-81124-079-5/CNY58.00

载体形态项:

467页;23cm

并列正题名:

Verification methodology manual for SystemVerilog

个人责任者:

(美) 伯杰龙 J. 著

个人责任者:

(美) Bergeron Janick 著

个人责任者:

(美) Cerny Eduard 著

个人责任者:

(美) Hunter Alan 著

个人次要责任者:

夏宇闻 译

个人次要责任者:

杨雷 译

个人次要责任者:

陈先勇 译

学科主题:

VHDL语言-应用-集成电路-芯片-验证

非控制主题词:

SystemVerilog语言

中图法分类号:

TN407

版本附注:

由美国Synopsys和ARM公司授权出版

提要文摘附注:

本书借助许多用SystemVerilog编写的例子，介绍和说明一套完整的验证方法学。它涵盖了所有最新的验证技术：验证计划制定、TestBench架构、受约束随机激励产生、以覆盖率为主导(coverage-driven)的验证等，以及基于一个开放、完善的方法学上的系统级验证。

豆瓣简介：